3. Realisierung und Anwendungen

1. Realisierung des RS-Flipflops
1. NOR-Latch
2. NAND-Latch
2. Prinzip der Taktflankensteuerung am Beispiel eines abfallenden Signals
3. Aufbau eines zweiflankengesteuerten JK-Flipflops (Master-Slave-Flipflop)

3.1. Realisierung des RS-Flipflops

3.1.1 NOR-Latch

Schaltzeichen:

S	R	Q		Zustand
0	0	Q		Speichern	Führen beide Eingänge L-Pegel, so bleiden die Ausgänge unverändert
1	0	1	0	Setzen	Bei H-Pegel am S-Eingang wird der Ausgang Q auf H-Pegel gesetzt
0	1	0	1	Rücksetzen	Bei H-Pegel am R-Eingang wird der Ausgang Q auf L-Pegel gesetzt
1	1	*	*	Unbestimmt	Werden beide Eingänge gleichzeitig auf H-Pegel gesetzt, führen die Ausgänge zufällige Pegel

3.1.2 NAND-Latch

S R Q 0 0 * * unbestimmt 1 0 0 1 Rücksetzen 0 1 1 0 Setzen 1 1 Q Speichern Schaltzeichen: :

3.2. Prinzip der Taktflankensteuerung am Beispiel eines abfallenden Signals

	Schaltzeichen:
Impulsdiagramm:	Aufbau eines taktflankengesteuerten RS-Flipflops:

3.3. Aufbau eines zweiflankengesteuerten JK-FlipFlops (Master-Slave-Flipflop)

• Sie sind aufgebaut aus zwei Speichern (FlipFlops), welche zusammengeschaltet sind.
• Der erste Speicher (Master) nimmt die Information von aussen auf und gibt sie später an den 2.Speicher (Slave) weiter, welcher die Information dann wieder ausgibt.
• Der Zeitpunkt für die Informationaufnahme ist das Ansteigen des Taktes.
• Wenn die Taktflanke wieder abfällt, wird das Signal weitergegeben und schließlich ausgegeben.
• Aufgabe ist kurzfristige Datenverzögerung mit hoher Störsicherheit

Schaltzeichen:

Schaltzeitpunkte:

• t1: Slave-FF wird vom Master-FF getrennt
• t2: Eingangsinfomation wird vom Master-FF aufgenommen
• t3: Die Mastereingänge werden gesperrt
• t4: Information wird vom Master-FF auf das Slave-FF übertragen und ist am Ausgang abrufbar